-
设计要求： (1)设计一个电子定时器，控制洗衣机做如下运转：定时启动正转25s暂停5s反转2...
大小：952.75KB | 2020-06-08 05:43:49 -
采用基于 DSP 代码和 IP 核的 ROM 模块存储波形，实现了基于 FPGA 的正弦波信号输出和...
大小：2.54MB | 2019-06-21 10:09:25 -
基于vivado开发平台使用Verilog实现四位加法器的设计然后再级联实现八位加法器
大小：454.33KB | 2019-05-14 23:39:32
Ta的上传资源列表