流水线有符号除法器FPGA实现，可直接仿真，内附除法器原理及激励文件

verilog语言，用于生成彩条图片及相应有效信号，内含生成图片及bmp转换工具，可成功仿真