_____半瘋癫 这家伙很懒，什么也没写 资源：3 粉丝：0
+关注
Ta的上传资源列表
  • 基于verilog的DDS设计

    Verilog-based DDS design

    大小：667.56KB | 2019-06-26 07:28:16
  • 基于labview的简易电子钟

    本课题要求设计一个数字时钟。通过获取电脑的系统时间，并分离出给数字，在通过布尔显示。数字的显示主要是...

    大小：167.99KB | 2019-05-23 02:23:03
  • 基于labview的简易提款机

    一个简易的labview存取款机，制作一个银行自主提款系统，系统中可实现普通的转账功能、存钱功能、取...

    大小：172.16KB | 2019-04-29 16:02:36