-
用verilog语言描速了SDRAM控制器,有4端的FIFO设计!!
大小:12.79KB | 2019-09-16 20:21:36 -
基于51单片机的抢答器设计以及上位机抢答设计,上位机的设计用到了CLED类等,界面能良好显示!!
大小:4.81MB | 2019-04-26 17:39:13
Ta的上传资源列表
用verilog语言描速了SDRAM控制器,有4端的FIFO设计!!
基于51单片机的抢答器设计以及上位机抢答设计,上位机的设计用到了CLED类等,界面能良好显示!!