-
7人表决器巴克码信号发生器多功能数字时钟Verilog HDL实现
大小：689.5KB | 2024-04-30 01:10:17 -
针对 16 位有符号数，本 Verilog 模块实现了乘法器，利用 Booth 编码和 Wallac...
大小：5.85KB | 2024-04-29 13:50:02 -
伺服电机与伺服驱动器应用指南一、电流环二、速度环三、位置环四、主回路五、动态制动六、再生电阻七、伺服...
大小：1.19MB | 2024-04-29 13:42:35 -
基于非线性优化的手眼标定代码使用一步法计算旋转矩阵和位移矩阵，精度高，但编程难度较大。该代码能够有效...
大小：1.08KB | 2024-04-27 10:30:14 -
提供报表设计器、样本程序、OCX控件。
大小：7.33MB | 2024-04-27 07:39:52 -
功能亮点：灵活设置: 可自定义题目数量、运算类型（加减乘除）、倒计时时长，并支持练习和考试两种模式。...
大小：128.5KB | 2024-04-26 04:03:09 -
获取VB设备管理系统的构建指南，包含源代码和相关文档，助您深入了解系统设计与实现。
大小：2.67MB | 2024-04-25 15:45:54 -
资源概述此资源包提供了 VB 打字系统的设计与实现相关资料，包含源代码及系统文件，可用于学习和探索 ...
大小：1.45MB | 2024-04-25 15:35:21 -
VB血库管理系统开发资料这份资源包含了使用VB语言开发的医院血库管理系统的设计资料，囊括了源代码、系...
大小：2.11MB | 2024-04-25 15:22:57 -
vts是formula one生成的文件后缀，支持中文，功能类似EXCEL：格式编排、表格线、移动和...
大小：920.9KB | 2024-04-24 03:19:22