FPGA VHDL 数字时钟

Name: FPGA VHDL 数字时钟
Rating: 4.5 (39 reviews)
Author: alsogood

上传者：alsogood 2019-09-14 00:50:25上传 PDF文件 469.76KB 热度 39次

FPGAVHDL数字时钟FPGAVHDL数字时钟

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于fpga数字电子时钟vhdl

数字电子时钟我把它分为三个模块来完成设计：分频模块，计时模块和显示模块。每一部分又可以分成若干个子文...

大小：0B | 2019-07-25 18:27:22
FPGA的数字时钟设计VHDL语言编写

时钟功能：完成分／时的正确计数并显示，由于数码管数目的限制，用发光二极管提示秒；闹钟定时：可设置一组...

大小：0B | 2019-07-26 21:38:41
数字时钟VHDL

数字时钟设计，是VHDL语言写的，绝对和运行》这是我的上机考试做的

大小：0B | 2019-09-03 08:17:50
vhdl数字时钟

数字时钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且...

大小：0B | 2018-12-19 04:13:15
VHDL数字时钟

大小：0B | 2019-01-04 09:27:49
FPGA时钟vhdl代码

FPGA 时钟，4 位数字管，时间和分钟切换

大小：0B | 2019-06-21 07:17:56
数字时钟VHDL语言

在MAX+plusⅡ软件平台上，熟练运用VHDL语言，完成数字时钟设计的软件编程、编译、综合、仿真，...

大小：0B | 2019-09-27 19:57:19
数字时钟vhdl设计

Digital clock vhdl design

大小：0B | 2019-06-28 00:39:27
数字时钟VHDL程序

大小：0B | 2019-02-21 05:24:02
数字时钟vhdl实现

大小：0B | 2019-04-05 07:27:25
数字时钟VHDL代码

数字时钟VHDL代码通过编译的数码显示时钟

大小：3KB | 2021-04-21 07:23:35
数字时钟设计VHDL

设计一个可以计时的数字时钟，其显示时间范围是00:00:00~23:59:59，且该时钟具有暂停计时...

大小：0B | 2019-09-27 19:57:21
VHDL数字时钟设计

VHDL digital clock design

大小：0B | 2019-06-28 00:39:12
vhdl数字时钟设计

Vhdl digital clock design

大小：0B | 2019-06-22 06:11:45
FPGA数字时钟

用verilog编写的一个数字时钟例程，可以实现24小时计数，还有闹钟报警、校时、校分等功能，程序简...

大小：0B | 2019-09-22 20:06:56
数字时钟fpga

大小：0B | 2019-01-04 09:28:30