Verilog HDL基础知识

关于verilog的基本知识，学习verilog知识的入门教材语言的主要特征、语法结构上,语言与语言有许多相似之处,并借鉴语言的多种操作符和语法结构语言既包含一些高层次程序设计语言的告构形式,同时也兼顾描述硬件电路具体的线路连接通过使用结构级或行为级描述可以在不同的抽象层次描述设计。包括三个领域和五个抽象层次,如下表所示。第页五个抽象层次个领域行为领域结构领域物理领域部件及它们之间的逻辑连芯片模块电路系统级性能描述接方式板和物理划分的子系统算法级应答算部件之间的物(芯片法级硬件模块数据结构理连接电路板级)底盘等寄存果并行操作多路选择器、寄存传输级寄存器传器、总线微定序器、微存芯片、宏单元输状态表储器之间的物理连接方式逻辑级布尔方程门电路、触发器、锁存器标准单元布图电路级微分方程晶体管、电阻、电容等晶体管布图第页语言是并行的,即具有在同一时刻执行多任务的能力,因为在实际硬件中许多操作都是在同一时刻发生的。一般来讲,计算机编程语言是非并行的。语言有时序的概念,因为在硬件电路中从输入到输出总是有延迟存在的。这两点显示:语言与语言注意的最大区别第页三、为什么要用电子设计规模越来越大(普通设计已达几百万门的数量级),复杂度越来越高。有必要用高级语言来表达其功能,隐臧其具体的细节实现提高逻辑设计的效率,降低设计成本,更重要的是缩短设计同期可读性强,易修改。注意追求对硬件的全面描述,而将描述在目标器件上实现是由工具软件的综合器完成。受限于目标器件,并不是所有语句均可被综合。第页的基本结构简单的的例子例数据选择器、功能描述输入信号:均为位二进制数为地址信号(位)输出信号:为位二进制数输出、输入关系:当时而当时:第页、数据选择器的源代码输入、输出端口列表模块名参数:表示数据位数输入、输出端口描述描述外部特性逻辑功能描述描述内部特性程序为模块结构,包含在与之间第页例位二进制加法计数器(带同步清)功能描述:输入功能呆十持数进位输出:当为最大值()且时;否则,第页、位二进制计数器的源代码参数:表示计数器的位数输入、输出端口描述数据类型定义:寄存器型(有保持功能)缺省:导线型逻辑功能描述时钟上升沿执行下面语句块:描述时序语句块描述组计数枣保時合电路进位并行语句第页