基于FPGA的VerilogHDL语言数字钟 上传者：huandy84 2019-05-14 17:53:49上传 DOC文件 33.5KB 热度 62次 基于FPGA的VerilogHDL语言数字钟基于FPGA的VerilogHDL语言数字钟基于FPGA的VerilogHDL语言数字钟基于FPGA的VerilogHDL语言数字钟 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-14 17:53:49 只有文档没有代码 码姐姐匿名网友 2019-05-14 17:53:49 是个文档，还行吧。分也不多~ 码姐姐匿名网友 2019-05-14 17:53:49 有点看不懂，加油 码姐姐匿名网友 2019-05-14 17:53:49 还是可以用的程序 码姐姐匿名网友 2019-05-14 17:53:49 还可以 很简单的东西 码姐姐匿名网友 2019-05-14 17:53:49 只有文档没有代码。。。 码姐姐匿名网友 2019-05-14 17:53:49 认真看得花，不会很繁琐，跟楼上感觉不同。 代码写的很好。 码姐姐匿名网友 2019-05-14 17:53:49 测序可以，，， 码姐姐匿名网友 2019-05-14 17:53:49 没有看到程序，只有下到文档 码姐姐匿名网友 2019-05-14 17:53:49 资料可以下载并使用，程序有些繁琐 发表评论 huandy84 资源：2 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
只有文档没有代码
是个文档，还行吧。分也不多~
有点看不懂，加油
还是可以用的程序
还可以 很简单的东西
只有文档没有代码。。。
认真看得花，不会很繁琐，跟楼上感觉不同。 代码写的很好。
测序可以，，，
没有看到程序，只有下到文档
资料可以下载并使用，程序有些繁琐