8位流水线同步时钟加法器

Name: 8位流水线同步时钟加法器
Rating: 4.5 (36 reviews)
Author: jerry_chen9381

上传者：jerry_chen9381 2019-04-30 22:18:38上传 TXT文件 3.64KB 热度 36次

8位流水线同步时钟加法器，8位流水线同步时钟加法器

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于流水线的32位KS树加法器

Pipeline-based 32-bit KS tree adder

大小：0B | 2019-06-22 00:28:29
流水线加法器的VerilogHDL源代码

大小：0B | 2019-01-19 12:15:27
verilog实现的基于流水线的128位加法器

大小：0B | 2019-01-19 12:15:29
高速流水线浮点加法器的FPGA实现

多数FPGA不支持浮点运算,这使FPGA在数值计算、数据分析和信号处理等方面受到了限制,由于FPGA...

大小：183KB | 2020-08-23 03:02:41
verilog实现2级流水线结构的16位加法器

由于在网上和书上看到的流水线结构全是基于阻塞赋值的,结果输出是正确的(大部分时间),但是存在亚稳态的...

大小：65KB | 2020-11-18 03:07:23
基于流水线加法器的数字相关器设计

数字相关器在数字扩频通信系统中应用广泛,受数字信号处理器件速度限制,无法应用于高速宽带通信系统,在此...

大小：196KB | 2020-11-06 20:11:37
8位快速加法器

在设计过程中，将串行进位加法器和超前进位加法器相结合，即克服了完全采用超前进位算法实现上的逻辑复杂性...

大小：0B | 2019-04-30 22:17:41
4位流水线乘法器

4-bit pipeline multiplier

大小：0B | 2019-06-26 01:35:09
EDA PLD中的高速流水线浮点加法器的FPGA实现

0 引言现代信号处理技术通常都需要进行大量高速浮点运算。由于浮点数系统操作比较复杂,需要专用...

大小：199KB | 2020-11-10 19:49:45
8位加法器的设计

大小：0B | 2019-01-08 09:39:01
8位级连加法器

8位级连加法器

大小：0B | 2019-09-19 19:37:50
8位并行加法器

8位并行加法器

大小：0B | 2019-05-16 04:39:05
verilog编写的加法树乘法器流水线

程序用verilog语言编写了一个具有流水线结构的加法树乘法器。

大小：0B | 2019-05-06 04:18:15
32位加法器

32位的加法器，仿真可用。VHDL语言实现

大小：0B | 2018-12-28 17:16:41
1024位加法器

大小：0B | 2019-04-09 07:03:02
verilog写的8位加法器

verilog写的8位加法器，测试可用，完整程序，立马验证

大小：0B | 2019-04-27 01:32:16